

1

Lec (07)

Registers






حسابات و تفریقات Flipflop

وله استنادین ① تخزين لبيانات data store

② نقل data movement

مثال

عندى مخزن عاوز اخزن فيه مجموع من لبيانات -- المخزن ده له باب يدخل منه
 بيا بيا (0 و 1) ثم يتم تخزينها جوه المخزن وذلك بدخولها بطريقة
 تسلسلية (درا جفا) وبعده من باب تاني (مخرج) للوصول مع لبيانات المخزن
 جوه المخزن وتطلع تلك لبيانات اريضا بطريقة متسلسلة مع ملاحظ اول بيا
 يدخل هو نفسه اول بيا بـ يخرج ويسمى هذا المخزن Register
 ويسمى تلك العملية shift register = serial in/serial out





Shift Registers

(C)

تکون من مجموعہ دو Flipflop


Remember D-FF



دو مدت تغیر شدہ D تغیرت الاغیاں وجود +ve edge

(C) serial in/serial out shift register

(4 bit shift Register)



clk (دو مدت تغیر) FF تغیرت

1) کل Flipflop ذخیرہ میں بیان ہوا ہر datum

2) initial (Reset) (پہلا ڈیٹا) تکون ہوتا ہے

3) ہر تغیرت کے بعد Pin موجود ہے shift register

| clk | FF0 Q0 | FF1 Q1 | FF2 Q2 | FF3 Q3 |
|---------|-----------|-----------|-----------|-----------|
| initial | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 |
| 2 | 1 | 0 | 0 | 0 |
| 3 | 0 | 1 | 0 | 0 |
| 4 | 1 | 0 | 1 | 0 |

4) ذخیرہ اورینٹیشن data (1010)

5) ہدف کی اول (FF0) (LSB) اور بیان میں (0) وگرنہ ان سے پہلے ہی 0 لگائی جائے گی۔
 6) اول clk (+ve edge)

7) داخل ہونے کے بعد (FF0) کا پہلا

8) +ve edge clk سے پہلے 10 کا پہلا خروج 0 منتقل ہوا۔

9) جب تک کہ 0 نہ آئے اور 1 آئے۔


10) جب تک کہ 1 آئے اور 0 آئے۔

11) جب تک کہ 0 آئے اور 1 آئے۔


12) جب تک کہ 1 آئے اور 0 آئے۔

Serial Digital Register

کدده البيانات كلها دخلت وانخزنت في صورة (3)
 الآه كيف نقرأ (مخرج البيانات) من shift reg. (الذي هو ex 1)




ex(2) Register 11010



الدات كلها في وقت تبيع edge clk
 تأخذ الماترياعة قبل (الوقت) في كل وقت
 = Din = 0
 = Din = 1 high edge
 قاسم في الاستماع له
 له

SRG8
 = shift register
 with 8 bit
 capacity

Shift register symbol



LSB تخرج اولي

4


كيف يتم استخراج البيانات من المخزنه في regisر

المستقيم بـ 4 CLK تاثيره على ارجع ال 4 داتا الموجودين (المخزنين) داخل reg. الفلتي

لا حظ هنا لو مطينا ش حاجه ال 4 Data في reg

| CLK | FF0 Q0 | FF1 Q1 | FF2 Q2 | FF3 Q3 |
|-----|-----------|-----------|-----------|-----------|
| 1 | 1 | 0 | 1 | 0 |
| 5 | 0 | 1 | 0 | 1 |
| 6 | 0 | 0 | 1 | 0 |
| 7 | 0 | 0 | 0 | 1 |
| 8 | 0 | 0 | 0 | 0 |

كنا مش هتخزن حاجه جديده وانما هاطلع فقط المخزنه عنده اما لو دخلنا داتا في نفس الوقت اللي بي فيه CLK جديده .. بعض داتا واما بعضه داتا جديده في نفس الوقت



صياجه CLK يتم وده كده هاتنقل هياتا الموجوده مع D بتاع FF3 وتطلع مع Q3 (طيات اوله وقت ا)



- 1 هتده بعد كذا CLK تانيه (6) يطبع مع Q3 ال 0 (طانت ا بقت 0)
- 2 وهدا في كل CLK تيرصل ال داتا لباقي الخرج ويطبع كل مع Q3

2 كواله هتطلع لو انا مبدخلش حاجه جديده في (D) ايه ايه هتطلع انا ارجع البيانات يعني دلوقت عرفت ان اول CLK (5) تطلع (مرحل) ال 1 عنده Q3 .. صا الذي دخل مكانه على ال Q0! (الاصغره هتكون صغرا ال ادخل)

ويبقى بعد كذا كل ال CLK نجد آتانا خزنتنا اضر في كل ال flip flop او كنا على reset وضعتنا لوقت طلعنا الداتا ال طانت مخزنه

اول بيايه سيدخل هو اول بيايه هتعمل عليه
FIFO
 First in First out

2 - Serial in / Parallel out




* آئی data مدخل متناہر طور پر آجمل لآخر FF مانا اور فرج م FF کے بارے میں
 دو دور انتظار لآخر FF -- جب تک 4 clk و بعد آخ Ver. clk
 م جمع لیا نکات م وقت م لیا فرج .

Ex 74HC164 8 bit serial in/parallel out
 14 Pin

EX (0110)




* Q_0 فرج کے دہے کے لیے D FF مانا م متناہر م لآخر م (نظر م) the edge

(if register contains initially 1s)



(6)

3- Parallin/parakelout



A_0, A_1, A_2, A_3 عتبات
 I_0, I_1, I_2, I_3 مدخلات

(7)




Frequency division

Used Registers to Reduce the

Freq. of periodic wave form (Toggle FF or JK with high (J=K=1))


The o/p is square wave with one half Freq. of its i/p

(Initial condition) ~~initial~~ initial condition is Toggle (low)



Q و $\bar{Q} = D$ initial input = ~~low~~



ex



اخراج جابج FF QB و QA و clk و QA و QB

(8)

5- Counting



- For negative edge Trigger JK ff, flip flops are initially Reset
- FF A toggle on -ve going transition of each clock pulse. The @ o/p of FFA clocks FFB, So each time QA makes high to low transition, FF B toggles